Информационный сайт

 

Реклама
bulletinsite.net -> Книги на сайте -> Пользователю -> Евстифеев А.В. -> "Микроконтроллеры семейства" -> 9

Микроконтроллеры семейства - Евстифеев А.В.

Евстифеев А.В. Микроконтроллеры семейства — Infineon, 2007. — 318 c.
Скачать (прямая ссылка): microkontrolleri2007.pdf
Предыдущая << 1 .. 3 4 5 6 7 8 < 9 > 10 11 12 13 14 15 .. 100 >> Следующая


Генератор тактовых сигналов

Тактовый генератор обеспечивает тактовые импульсы для управления оборудованием С167. Генератор может работать либо с внешним кварцем и соответствующей схемой включения (см. рекомендации в разделе «Специальные выводы»), либо может быть запущен посредством сигналов внешнего тактового генератора. Генератор либо выдает (через буфер) тактовые сигналы для оборудования микроконтроллера, производя при этом деление на два частоты тактового генератора, либо сигнал поступает на встроенный в микроконтроллер умножитель (phase locked loop - PLL), который умножает входную частоту на коэффициент F (зависящий от режима работы и/или от типа микроконтроллера). Результирующий внутренний тактовый сигнал обозначается как «CPU clock». Для центрального процессора и внутренней периферии микроконтроллера тактовым генератором генерируются два независимых тактовых сигнала. Во время режима ожидания сигнал «CPU clock» отключен, однако тактовый сигнал для периферийного оборудования продолжает вырабатываться. Оба сигнала перестают вырабатываться, когда процессор переходит в "спящий" режим.

4-12 МЭИ, Центр Промышленной Электроники Фирмы Infineon

Организация памяти/С167

Infineon

iecKnologios

Встроенная в микроконтроллер PLL-схема позволяет работать С167 с низкочастотным тактовым генератором, обеспечивая при этом максимальную производительность. PLL умножает частоту внешнего тактового генератора на управляемый коэффициент F и генерирует сигнал CPU clock со скважностью 50%. PLL также обеспечивает механизм устранения ошибок, который позволяет определять отклонения частоты и выполнять корректирующие действия в случае ошибки внешнего тактового генератора.

Factor (РОН.6-5) Р0Н.7 МСВ02562

Рисунок 2-3

Блок-схема PLL

Операции с PLL

Для того чтобы тактовый сигнал вырабатывался при помощи PLL, необходимо на время "сброса" микроконтроллера падать высокий уровень напряжения на вход P0H7. После подачи питания, при достижении напряжения Vcc 5В+10%, PLL через 1 мс обеспечивает стабильный тактовый сигнал даже в случае отсутствия внешних тактовых сигналов (в этом случае PLL будет работать на базовой частоте 2..5МГц). PLL начнет попытки синхронизации с внешним тактовым генератором, как только на вход будет поступать стабильный тактовый сигнал. В течении 1 мс после стабилизации работы внешнего тактового генератора с определенной частотой, PLL захватит частоту генератора, и начнет выдавать собственные тактовые сигналы с частотой F*f0sC, т.е. PLL перейдет на работу от внешнего генератора.

Примечание: Если необходима работа на стабильной частоте сразу после сброса, необходимо сохранять активный уровень напряжения на входе RSTIN, до пор пока PLL захватит частоту внешнего генератора (в течении 1 мс).

4-13 МЭИ, Центр Промышленной Электроники Фирмы Infineon

Организация памяти/С167

В случае определения частоты с помощью PLL, частота CPU clock выбирается с помощью умножения на необходимый коэффициент. Ниже приведена таблица с возможными значениями:_

PO.15-13 (POH.7-5) Частота CPU fCPU = fxTAL*F Предельные значения внешней частоты1) Примечания
1 1 1 fXTAL*4 От 2.5 до 6.25 МГц По умолчанию
1 1 0 fXTAL*3 От 3.33 до 8.33 МГц
1 0 1 fXTAL*2 От 5 до 12.5 МГц
1 0 0 fXTAL*5 От 2 до 5 МГц
0 X X f *1 iXTAL 1 От 1 до 25 МГц Прямая передача 2)

1) Использование внешнего тактового генератора устанавливает границы тактового сигнала CPU clock в пределах от 10 до 25 МГц

2) В этом режиме имеет место критичная зависимость от скважности сигнала генератора. В режиме эмуляции прямая передача выбирается путем подачи «1» на вход P0.15 (P0H.7)

PLL постоянно синхронизируется с внешним тактовым генератором. Из-за того, что частота внешнего генератора составляет 1/F от выходной частоты PLL, выходная частота может быть немного выше или ниже требуемой величины. Такой разброс не вносит погрешности на больших временных интервалах. Для коротких интервалов (1..4 такта центрального процессора) погрешность составляет менее 4%.

В случае определения PLL отсутствия входного внешнего тактового сигнала, генерируется запрос на прерывание. Это предупреждающее прерывание сигнализирует о том, что частота PLL вышла из установившегося режима и не является более стабильной. Такая ошибка может иметь место в том случае, когда частота внешнего тактового генератора нестабильна, что может вызвать сломанный кристалл. В этом случае механизм синхронизации с внешней частотой отключается и PLL переходит на базовую частоту (2..5МГц). В случае потери внешнего генератора, работа от базовой частоты позволяет выполнить CPU операции экстренного сохранения.

Работа без PLL

PLL можно отключить, подав низкий уровень напряжения на время "сброса" на P0H.7. В этом случае при использовании внешних тактовых сигналов от внешнего генератора, частота ЦПУ будет равна частоте внешних тактовых сигналов f0sC = fCPU. Максимальное значение входной частоты зависит от скважности сигнала внешнего генератора, потому что необходимо принимать во внимание минимальное значение clock phases (TCLs).
Предыдущая << 1 .. 3 4 5 6 7 8 < 9 > 10 11 12 13 14 15 .. 100 >> Следующая
Реклама
Авторские права © 2009 AdsNet. Все права защищены.
Rambler's Top100