Информационный сайт

 

Реклама
bulletinsite.net -> Книги на сайте -> Пользователю -> Евстифеев А.В. -> "Микроконтроллеры семейства" -> 52

Микроконтроллеры семейства - Евстифеев А.В.

Евстифеев А.В. Микроконтроллеры семейства — Infineon, 2007. — 318 c.
Скачать (прямая ссылка): microkontrolleri2007.pdf
Предыдущая << 1 .. 46 47 48 49 50 51 < 52 > 53 54 55 56 57 58 .. 100 >> Следующая


8-1O МЭИ, Центр Промышленной Электроники Фирмы Infineon

Таймеры основного назначения/С167

Примечание: После RESET бит ALECTL0 содержит «1», что необходимо для использования самого медленного режима работы шины, другие ALECTLx также содержат «О».

h--

I

I I Segment \/ I

_Л_

I I I I

_Normal Multiplexed Sjs Cycle

_Lengthened Multiplexed_

I Bus Cycle

і І^Ш^Ш ! I 1

(P4).

Address

X



ALE



I I j

I j j j !

.................її

Address

X



Г

QUS

(PO) "jX Address

h*- Setu^^^^fe Ho Id I 1 1



QUS(PO) jX Ad'dresTjX

I

і і і і -4-------1---1---1----

1 1111111? і 1 1 ; і і

Іжія і і і

і і і і

X

I Data

T



I j j j

K1 і

-I-JZr

Рисунок 8-6

Управление длительностью ALE

Программируемое время работы цикла памяти

С167 позволяет пользователю настраивать цикл работы внешней шины микроконтроллера для подстройки под внешнюю память или периферию. Время доступа - это общее время, необходимое для перемещения данных в место назначения. Оно представляет из себя интервал времени, в течении которого сигналы микроконтроллера не изменяется.

6-13 МЭИ, Центр Промышленной Электроники Фирмы Infineon

Таймеры основного назначения/С167

Рисунок 8-7

Время цикла памяти

Цикл работы внешней шины С167 может быть изменен таким образом, чтобы та память или периферия, которая не может работать со скоростью микроконтроллера, могла быть подключена к микроконтроллеру посредством введения wait states во время доступа (на рисунке выше). В том случае если текущий доступ к шине необходим для выполнения команды, ЦПУ находится в холостом режиме во время wait states.

Wait states цикла памяти могут программироваться с шагом в 1 такт ЦПУ (т.е. 50нс при частоте ЦПУ 20МГц) в диапозоне от 0 до 15 тактов (15 предустановленно после RESET) при помощи изменения значения битового поля MCTC регистра BUSCON.

6-14 МЭИ, Центр Промышленной Электроники Фирмы Infineon

Таймеры основного назначения/С167

Программируемое время нахождения памяти в переходном состоянии

С167 позволяет пользователям настраивать промежуток времени между двумя последующими внешними доступами, чтобы исключить возможность попадания в промежуток времени, в течении которого внешнее устройство находится в третьем состоянии. Время нахождения в третьем состоянии определяется с того момента, когда внешнее устройство освобождает внешнюю шину после перехода сигнала RD на неактивный уровень напряжения.

-Bus Cycle -H

Segment

RD ~~Г

Address

HUS (FO) Address X" j"" j j j

I I I _

Ts_!_ІЛ"



1T1

I

WTTC Wait State

Рисунок 8-8

Время нахождения памяти в третьем состоянии

Вывод следующего адреса на внешнюю шину может быть задержан для той периферии или памяти, которая нуждается в большем временном интервале для выключения драйверов шины. Это достигается путем добавления wait state после предыдущего цикла работы шины. В течение нахождения шины в третьем состоянии, ЦПУ не обязан находится в состоянии холостого хода, поэтому производительность ЦПУ понизится только в том случае, если требуются получение команды из внешней памяти или вызов данных из внешней памяти в следующем командном такте.

Waitstate памяти в третьем состоянии занимает один такт ЦПУ (50нс при частоте ЦПУ 20МГц) и управляется с помощью изменения значения бита MTTCx регистра BUSCON. Waitstate будет добавлена в том случае, если бит MTTCx установлен в «0» (предустановленно после RESET).

Примечание: При работе цикла внешней шины в режиме мультиплексной шины неявно добавляется один такт нахождения в третьем состоянии waitstate в дополнении к запрограммированной MTTC waitstate.

6-15 МЭИ, Центр Промышленной Электроники Фирмы Infineon

Таймеры основного назначения/С167

Задержка сигнала чтения/записи

С167 позваляет пользователям настраивать временные характеристики команд чтения и записи к требованиям внешней периферии. Задержка чтения и записи управляет временным интервалом между отрицательным фронтом сигнала ALE и отрицательным фронтом команды. Без задержки чтения и записи, отрицательный фронт ALE и отрицательный фронт команды будут совпадать (за исключением задержки распространения (propagation delay)). При включенной задержке после прихода отрицательного фронта сигнала ALE сигналы WR/RD переходят на активный уровень напряжения после половины такта ЦПУ (25нс при частоте 20МГц).

Задержка записи и чтения не увеличивает общее время цикла памяти и не уменьшает производительность микроконтроллера в целом. Однако в режиме с мультиплексной шиной драйвера данных внешних устройств могут конфликтовать с адресами, выставленными на шину микроконтроллером С167, в случае использования раннего сигнал RD. Поэтому необходимо в режиме мультиплексной шины всегда программировать задержку чтения и записи.

h-- Bus Cycle -

Segmenf

ALE

BUS (PO)

RD

ЭС

J_

Address



\

K

—fc—k !

і ^----і-

Dotn/Instr.





1-

Г'

" T '

-I--

QUS (PO) ^C
Предыдущая << 1 .. 46 47 48 49 50 51 < 52 > 53 54 55 56 57 58 .. 100 >> Следующая
Реклама
Авторские права © 2009 AdsNet. Все права защищены.
Rambler's Top100